Plik:JFET Transistor.svg
Przejdź do nawigacji
Przejdź do wyszukiwania
Wielkość pliku podglądu PNG dla pliku SVG: 600 × 210 pikseli Inne rozdzielczości: 320 × 112 pikseli | 640 × 224 pikseli | 1024 × 358 pikseli | 1280 × 448 pikseli | 2560 × 896 pikseli.
Rozmiar pierwotny (Plik SVG, nominalnie 600 × 210 pikseli, rozmiar pliku: 9 KB)
Opis
| Opis |
Polski: Uproszczona budowa tranzystora polowego złączowego (JFET): S – źródło, D – Dren, G – Bramka, 1 – Ładunek przestrzenny, 2 – Kanał. |
| Data | |
| Źródło | Na podstawie: Stacewicz T., Kotlicki A., Elektronika w laboratorium naukowym, Wydawnictwo Naukowe PWN, Warszawa 1994, ISBN 83-01-11531-9 |
| Autor | Wektoryzacja: Harkonnen² |
Licencja
|
Ja, właściciel praw autorskich do tej pracy, udostępniam ją jako własność publiczną. Dotyczy to całego świata. W niektórych krajach może nie być to prawnie możliwe, jeśli tak, to: Zapewniam każdemu prawo do użycia tej pracy w dowolnym celu, bez żadnych ograniczeń, chyba że te ograniczenia są wymagane przez prawo. |
Historia pliku
Kliknij na datę/czas, aby zobaczyć, jak plik wyglądał w tym czasie.
| Data i czas | Miniatura | Wymiary | Użytkownik | Opis | |
|---|---|---|---|---|---|
| aktualny | 19:15, 24 cze 2007 | | 600 × 210 (9 KB) | wikimediacommons>Harkonnen2 | {{Information |Description=Uproszczona budowa tranzystora polowego złączowego (JFET); S- źródło, D - Dren, G - Bramka; 1. Ładunek przestrzenny, 2. Kanał |Source=Stacewicz T., Kotlicki a., "Elektronika w laboratorium naukowym", Wydawnictwo naukowe P |
Lokalne wykorzystanie pliku
Poniższa strona korzysta z tego pliku:
