Tekst źródłowy strony SSE5

{{Dopracować|aktualizacja}}
'''Streaming SIMD Extensions 5''' ('''SSE5''') – rozszerzenie [[lista rozkazów procesora|listy rozkazów]] [[SIMD]] dostępnych w procesorach [[x86]], zdefiniowane przez firmę [[Advanced Micro Devices|AMD]] 30 sierpnia 2007 roku; pierwszym [[procesor]]em implementującym '''SSE5''' będzie „[[Bulldozer (procesor)|Bulldozer]]” produkowany od 2011 roku<ref>{{cytuj stronę |url=http://arstechnica.com/news.ars/post/20081114-amd-fusion-now-pushed-back-to-2011.html |tytuł=AMD Fusion now pushed back to 2011 |nazwisko=Hruska |imię=Joel |data=14 listopada 2008 |opublikowany=Ars Technica |język=en}}</ref>. Szczegóły na temat sposobu kodowania instrukcji zostały zrewidowane w maju 2009, ze względu na lepszą [[Kompatybilność (informatyka)|kompatybilność]] z zestawem instrukcji [[Advanced Vector Extensions|AVX]] autorstwa [[Intel]]a.

'''SSE5''' dodaje 82 nowe rozkazy: 30 działających na [[liczba zmiennoprzecinkowa|liczbach zmiennoprzecinkowych]] oraz 52 na liczbach całkowitych – w sumie SSE5 składa się ze 170 instrukcji, spośród których wiele zostało zaprojektowanych aby zwiększyć wydajność aplikacji jednowątkowych. Prawie wszystkie wykonują [[Arytmetyka elementarna|działania arytmetyczne]] i logiczne na wektorach, tj. mnożenie, dodawanie/odejmowanie lub oba naraz, a także [[przesunięcie bitowe|przesunięcia]] lub [[obrót bitowy|obroty bitowe]]. Są również rozkazy pozwalające zaokrąglać liczby, pobierać część ułamkową, porównywać oraz przepisywać wybrane elementy wektorów.

Część instrukcji przyjmuje 3 argumenty wektorowe, z czego jeden jest argumentem '''docelowym''', tj. do niego wpisywany jest wynik działania (rozwiązanie zapożyczone z architektury [[RISC]]). Takie rozwiązanie zwiększa średnią ilość instrukcji na cykl dostępną dla kodu x86<ref name="vivo">{{cytuj stronę |url=http://www.theregister.co.uk/2007/08/30/amd_sse5/ |tytuł=AMD plots single thread boost with x86 extensions |nazwisko=Vance |imię=Ashlee |data=30 sierpnia 2007 |opublikowany=The Register |język=en}}</ref>. Dotychczas praktycznie wszystkie instrukcje<ref>Spośród rozkazów CPU jedynie rozkaz <code>imul</code> posiada wersję trójargumentową, wśród rozkazów SSE zaledwie kilka.</ref>, nie tylko SSE, były dwuargumentowe, z czego jeden argument był równocześnie docelowy (nadpisywany) i dlatego w wielu przypadkach musiał zostać uprzednio zapamiętany – zaproponowane rozwiązanie eliminuje przynajmniej jedno przypisanie, co upraszcza i skraca [[kod źródłowy|kod programu]], a także ma pozytywny wpływ na szybkość obliczeń.

Dzięki wprowadzeniu wieloargumentowych instrukcji możliwe stało się wygodne zrealizowanie instrukcji [[multiply-accumulate|akumulujących wyniki mnożenia]] (wektorów lub skalarów liczb całkowitych, bądź zmiennoprzecinkowych) – rozkazy <code>FxMADDxx</code>, <code>FxMSUBxx</code>, <code>PMACxxx</code>, <code>PMADxxx</code> działają według schematu <math>w = y \pm (\pm x \cdot z).</math>

'''SSE5''' definiuje także nowy [[typ danych]]: 16-bitową [[liczba zmiennoprzecinkowa|liczbę zmiennoprzecinkową]]; na [[podłoga i sufit|mantysę]] liczby przeznaczono 10 [[bit]]ów, na wykładnik 5 bitów, a znak – jeden bit.

AMD twierdzi, że ich instrukcje '''SSE5''' będą zapewniały bardzo duży wzrost wydajnościowy, zwłaszcza w systemach [[HPC]] (ang. ''High Performance Computing''), przetwarzaniu [[multimedia|multimediów]] oraz komputerowych systemach bezpieczeństwa. W tych ostatnich nastąpi 5-krotny przyrost wydajności przy szyfrowaniu [[Advanced Encryption Standard|AES]] (ang. ''Advanced Encryption Standard'') i 30% wzrost przy przetwarzaniu [[Dyskretna transformacja kosinusowa|dyskretnej transformaty kosinusowej]] (DCT) wykorzystywanej w strumieniach video<ref name="vivo" />.

== Nieścisłość nazw ==
Nazwa SSE5 (autorstwa AMD) może sugerować, że zestaw ten zawiera w sobie wszystkie instrukcje zestawu SSE4 (autorstwa Intela). W rzeczywistości tak nie jest, SSE5 nie jest wzbogaceniem SSE4 o nowe instrukcje, a jedynie konkurentem tego drugiego. Podobnie rdzenie procesorów Intela, starsze od [[Intel Core i7|Nehalema]] zawierają tylko część instrukcji SSE4, nazwaną SSE4.1. To stanowi dodatkowe komplikacje dla [[kompilator]]ów.

== Rozkazy działające na liczbach zmiennoprzecinkowych ==
Rozkazy działają na wektorach lub skalarach liczb pojedynczej precyzji (zwykle końcówka [[mnemonik (informatyka)|mnemonika]] <code>PS</code> dla wektorów, <code>SS</code> dla skalarów), bądź podwójnej precyzji (<code>PD</code> dla wektorów, <code>SD</code> dla skalarów).

{| class="wikitable" width="100%"
!width="20%"| Instrukcja
!Działanie
|-
| <code>COMPD</code><br /><code>COMPS</code>
| porównanie wektorów
|-
| <code>COMSD</code><br /><code>COMSS</code>
| porównanie skalarów
|-
| <code>CVTPH2PS</code><br /><code>CVTPS2PH</code>
| konwersja pomiędzy liczbami zmiennoprzecinkowymi 16-bitowymi i 32-bitowymi (pojedynczej precyzji)
|-
| <code>FMADDPD</code><br /><code>FMADDPS</code><br /><code>FMADDSD</code><br /><code>FMADDSS</code>
| rozkazy czteroargumentowe <code>instr dest, src1, src2, src3</code>, wykonują:<br /><code>dest := src1 * src2 + src3</code>
|-
| <code>FMSUBPD</code><br /><code>FMSUBPS</code><br /><code>FMSUBSD</code><br /><code>FMSUBSS</code>
| rozkazy czteroargumentowe wykonują: <code>dest := src1 * src2 - src3</code>
|-
| <code>FNMADDPD</code><br /><code>FNMADDPS</code><br /><code>FNMADDSD</code><br /><code>FNMADDSS</code>
| rozkazy czteroargumentowe wykonują: <code>dest := -(src1 * src2) + src3</code>
|-
| <code>FNMSUBPD</code><br /><code>FNMSUBPS</code><br /><code>FNMSUBSD</code><br /><code>FNMSUBSS</code>
| rozkazy czteroargumentowe wykonują: <code>dest := -(src1 * src2) - src3</code>
|-
| <code>PERMPD</code><br /><code>PERMPS</code>
| utworzenie wektorów z dwóch innych; istnieje możliwość wyboru na jakich pozycjach w wektorze wynikowym mają pojawić się elementy z wektorów źródłowych; można również ustalić jakie dodatkowe działania mają zostać przeprowadzone na każdym z wynikowych elementów:
* zmiana znaku
* [[wartość bezwzględna]]
* ujemna wartość bezwzględna
* wpisanie stałej: <math>0,</math> <math>+1,</math> <math>-1</math> lub <math>\pi</math>
|-
| <code>FRCZPD</code><br /><code>FRCZPS</code><br /><code>FRCZSD</code><br /><code>FRCZSS</code>
| obliczenie części ułamkowej
|-
| <code>ROUNDPD</code><br /><code>ROUNDPS</code><br /><code>ROUNDSD</code><br /><code>ROUNDSS</code>
| zaokrąglenie liczb
|}

== Rozkazy działające na liczbach całkowitych ==
Rozkazy działają na wektorach liczb całkowitych 8-bitowych (końcówka mnemonika <code>B</code> dla liczb ze znakiem, <code>UB</code> bez znaku), 16-bitowych (<code>W</code>/<code>UW</code>), 32-bitowych (<code>D</code>/<code>UD</code>) i 64-bitowych (<code>Q</code>/<code>UQ</code>).

{| class="wikitable" width="100%"
!width="20%"| Instrukcja
!Działanie
|-
| <code>PCMOV</code>
| warunkowe przesłanie, realizuje działanie [[operator warunkowy|operatora warunkowego]]
|-
| <code>PCOMB</code><br /><code>PCOMW</code><br /><code>PCOMD</code><br /><code>PCOMQ</code>
| porównanie liczb ze znakiem; dostępne relacje:
* mniejszy
* mniejszy lub równy
* równy
* większy lub równy
* różny
* prawda (różny od zera)
* fałsz (równy zero)
|-
| <code>PCOMUB</code><br /><code>PCOMUW</code><br /><code>PCOMUD</code><br /><code>PCOMUQ</code>
| porównanie liczb bez znaku
|-
| <code>PHADDBD</code><br /><code>PHADDBW</code><br /><code>PHADDBQ</code><br /><code>PHADDWD</code><br /><code>PHADDWQ</code><br /><code>PHADDDQ</code>
| dodawanie dwóch lub czterech sąsiednich elementów (liczby ze znakiem)
|-
| <code>PHADDUBD</code><br /><code>PHADDUBQ</code><br /><code>PHADDUBW</code><br /><code>PHADDUDQ</code><br /><code>PHADDUWD</code><br /><code>PHADDUWQ</code>
| dodawanie dwóch lub czterech sąsiednich elementów (liczby bez znaku)
|-
| <code>PHSUBBW</code><br /><code>PHSUBDQ</code><br /><code>PHSUBWD</code>
| odejmowanie dwóch lub czterech sąsiednich elementów (liczby ze znakiem); dla czterech liczb wykonywane jest działanie <math>(a - b) - (c - d)</math>
|-
| <code>PMACSDD</code><br /><code>PMACSDQH</code><br /><code>PMACSDQL</code><br /><code>PMACSWD</code><br /><code>PMACSWW</code>
| rozkazy czteroargumentowe <code>instr dest, src1, src2, src3</code> wykonujące działanie <code>dest := (src1 * src2) + src3</code> – wyniki są wprost kopiowane
|-
| <code>PMACSSDD</code><br /><code>PMACSSDQH</code><br /><code>PMACSSDQL</code><br /><code>PMACSSWD</code><br /><code>PMACSSWW</code>
| rozkazy czteroargumentowe <code>instr dest, src1, src2, src3</code> wykonujące działanie <code>dest := (src1 * src2) + src3</code> – wyniki są [[arytmetyka nasyceniowa|nasycane]]
|-
| <code>PMADCSWD</code>
| podobne do ww, z tym że przed po przemnożeniu wektorów, sąsiednie elementy wyniku pośredniego <code>src1 * src2</code> są do siebie dodawane, i dopiero ten wektor jest dodawany do <code>src3</code>
|-
| <code>PMADCSSWD</code>
| wykonuje to samo działanie, co <code>PMADCSWD</code>, z tym, że wyniki są nasycane
|-
| <code>PPERM</code>
| działanie rozkazu jest analogiczne do <code>PERMPS</code>/<code>PERMPD</code>, z tą różnicą, że operuje na poziomie bajtów; możliwe są również modyfikacje wynikowych bajtów: negacja, negacja bitowa, negacja bitowa liczby przeciwnej, ustawienie wszystkich bitów na: 0, 1, najstarszy bit lub zanegowany najstarszy bit
|-
| <code>PROTB</code><br /><code>PROTW</code><br /><code>PROTD</code><br /><code>PROTQ</code>
| [[obrót bitowy]]
|-
| <code>PSHAB</code><br /><code>PSHAW</code><br /><code>PSHAD</code><br /><code>PSHAQ</code>
| [[przesunięcie bitowe|przesunięcie arytmetyczne w prawo]]
|-
| <code>PSHLB</code><br /><code>PSHLW</code><br /><code>PSHLD</code><br /><code>PSHLQ</code>
| [[przesunięcie bitowe|przesunięcia w lewo]]
|-
| <code>PTEST</code>
| testowanie masek bitowych; realizuje to samo działanie co rozkaz <code>PTEST</code> zdefiniowany w [[SSE4]]
|}

== Zobacz też ==
* [[MMX (zestaw instrukcji)|MMX]]
* [[3DNow!]]
* [[Streaming SIMD Extensions|SSE]], [[SSE2]], [[SSE3]], [[SSSE3]], [[SSE4]], '''SSE5''', [[Advanced Vector Extensions|AVX]]

== Przypisy ==
{{Przypisy}}

== Bibliografia ==
* [[X86-64|AMD64]] Technology, ''128-Bit SSE5 Instruction Set'' (43479), sierpień 2007

[[Kategoria:Zestawy instrukcji procesora x86]]
[[Kategoria:Advanced Micro Devices]]